DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

11646249

Basic Patent (No, Kind, Date): JP 6043490 A2 19940218 <No. of Patents: 003>

METHOD FOR MANUFACTURING AND INSPECTING ACTIVE MATRIX SUBSTRATE AND MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: SONY CORP

Author (Inventor): KANEKO HARUHIKO; SUZUKI YOSHIO; YOSHINE

HIROYUKI; HAYASHI YUJI; MAEKAWA TOSHIICHI

IPC: *G02F-001/136; G02F-001/13; G02F-001/133; G09G-003/36; H01L-029/784

Derwent WPI Acc No: G 94-095198 JAPIO Reference No: 180267P000134 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 6043490 A2 19940218 JP 9357386 A 19930317 (BASIC)

JP 3203864 B2 20010827 JP 9357386 A 19930317 US 5377030 A 19941227 US 37644 A 19930326

Priority Data (No,Kind,Date):

JP 92103579 A1 19920330

JP 92103580 A1 19920330

JP 9357386 A 19930317

JP 92103579 A 19920330

JP 92103580 A 19920330

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04399590 **Image available**

METHOD FOR MANUFACTURING AND INSPECTING **ACTIVE**

SUBSTRATE AND MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

06-043490 [JP 6043490 A]

PUBLISHED:

February 18, 1994 (19940218)

INVENTOR(s): KANEKO HARUHIKO

SUZUKI YOSHIO

YOSHINE HIROYUKI

HAYASHI YUJI

MAEKAWA TOSHIICHI

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

05-057386 [JP 9357386]

FILED:

March 17, 1993 (19930317)

INTL CLASS:

[5] G02F-001/136; G02F-001/13; G02F-001/133; G09G-003/36;

H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other); 46.2 (INSTRUMENTATION -- Testing)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1741, Vol. 18, No. 267, Pg. 134, May

20, 1994 (19940520)

ABSTRACT

PURPOSE: To provide the method for manufacturing and inspecting the active matrix substrate, by which a picture element defect can be detected in a comparatively short time, and also, exactly even before an injection process of a liquid crystal, and the method for manufacturing the liquid display device.

CONSTITUTION: In an active matrix substrate 4 in which a driving cell 10 of each picture element consisting of a switch element 6 for selecting a picture element, and a capacity element 8 connected in series to this switch element 6 is arrayed like a matrix, or an LCD 2 having this substrate 4, a prescribed charge is accumulated in the capacity element 8 connected to a prescribed switch element, from one terminal line of a video signal input terminal line 32 and a common electrode terminal line 33, and thereafter, the charge is detected from one of the video signal terminal line 32 or the common electrode terminal line 33, by which a defect of a picture element is detected.

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

特許第3203864号 (P3203864)

(45)発行日 平成13年8月27日(2001.8.27)

(24)登録日 平成13年6月29日(2001.6.29)

(51) Int.Cl.7		識別記号	FΙ			
G02F	1/1368		G 0 2 F	1/13	101	
	1/13	101	G 0 9 G	3/36		
G 0 9 G	3/36		G02F	1/136	500	
H01L	29/786		H01L	29/78	6 1 2 A	

請求項の数17(全 14 頁)

(21)出願番号	特顧平5-57386	(73)特許権者	000002185
			ソニー株式会社
(22)出願日	平成5年3月17日(1993.3.17)		東京都品川区北品川6丁目7番35号
		(72)発明者	金子 春彦
(65)公開番号	特開平6-43490		東京都品川区北品川6丁目7番35号 ソ
(43)公開日	平成6年2月18日(1994.2.18)		二一株式会社内
日永龍査審	平成11年12月20日(1999.12.20)	(72)発明者	鈴木 芳男
(31)優先権主張番号	特願平4-103579		東京都品川区北品川6丁目7番35号 ソ
(32)優先日	平成4年3月30日(1992.3.30)		二一株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	芳根 裕之
(31)優先権主張番号	特顧平4-103580	1	東京都品川区北品川6丁目7番35号 ソ
(32)優先日	平成4年3月30日(1992.3.30)		二一株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人	100094053
	•		弁理士 佐藤 隆久
		審査官	藤岡・善行
		344	
			最終頁に続く

(54)【発明の名称】 アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法

(57) 【特許請求の範囲】

る工程を含み、

 $(\)$

【請求項1·】 画素を選択するスイッチ素子と、このスイッチ素子に直列に接続された容量素子とから成る各画素毎の駆動用セルが、マトリックス状に配列してあるアクティブマトリックス基板を製造する方法において、前記容量素子に一定の電荷を蓄積させた後、この蓄積された電荷を検出することによって、画素の欠陥を検出す

前記容量素子からの電荷の検出を行なうために、ビデオ 信号入力端子線および共通電極端子線のいずれか一方に 接続されるアンプを仮想短絡状態とし、しかもアンプの 接地側端子に正の定電圧を供給することを特徴とするア クティブマトリックス基板の製造方法。

【請求項2】 前記容量素子からの電荷の検出を、前記 駆動用セルに対して走査用スイッチ回路を介して接続し てあるビデオ信号入力端子線から行う請求項1に記載の アクティブマトリックス基板の製造方法。

【請求項3】 前記容量素子からの電荷の検出を、容量素子の片側電極端子に接続してある共通電極端子線から行なう請求項1に記載のアクティブマトリックス基板の製造方法。

【請求項4】 前記容量素子への電荷の蓄積を、前記駆動用セルに対して走査用スイッチ回路を介して接続してあるビデオ信号入力端子線から行うことを特徴とする請求項1~3のいずれかに記載のアクティブマトリックス基板の製造方法。

【請求項5】 前記容量素子への電荷の蓄積を、容量素子の片側電極端子に接続してある共通電極端子線から行うことを特徴とする<u>請求項1または3</u>に記載のアクティブマトリックス基板の製造方法。

【請求項6】 前記スイッチ素子が薄膜トランジスタである請求項1~5のいずれかに記載のアクティブマトリックス基板の製造方法。

【請求項7】 前記基板には、容量素子の片側電極端子に接続してある共通電極端子線が形成してある請求項1 ~6のいずれかに記載のアクティブマトリックス基板の製造方法。

【請求項8】 前記容量素子の片側電極端子は、容量素子に隣接する隣の駆動用セルのスイッチ素子を駆動するためのゲート線の一部で構成される<u>請求項1または2</u>に記載のアクティブマトリックス基板の製造方法。

【請求項9】 データ線とゲート線との各交点位置に、 画素に対応するようにマトリクス状に配列された複数個 の駆動用セルと、ゲート線に接続され、ゲート線を垂直 方向に走査する垂直走査回路と、データ線に走査用スイ ッチ回路を介して接続され、データ線を水平方向に走査 する水平走査回路と、前記水平走査回路の出力部に接続 された走査用スイッチ回路を介して、駆動用セルに接続 してあるデータ線にビデオ信号を供給するビデオ信号入 力端子線とが、同一基板上に形成してある請求項1~8 のいずれかに記載のアクティブマトリックス基板の製造 方法。

【請求項10】 データ線とゲート線との各交点位置に、画素に対応するようにマトリクス状に配列された複数個の駆動用セルと、ゲート線に接続され、ゲート線を垂直方向に走査する垂直走査回路と、データ線を水平方向に走査する水平走査回路と、前記水平走査回路の出力部に接続された走査用スイッチ回路を介して、駆動用セルに接続してあるデータ線にビデオ信号を供給するビデオ信号入力端子線とを備え、前記駆動用セルは、画素を選択するスイッチ素子とこのスイッチ素子に直列に接続される容量素子とから構成されるアクティブマトリックス基板と、

対向電極を有し前記アクティブマトリックス基板に対向 配置された対向基板と、

前記アクティブマトリックス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置の製造方法であって、

前記所定のスイッチ素子に接続された容量素子に一定の電荷を蓄積させた後、前記ビデオ信号入力端子線から前記電荷を検出することによって、画素の欠陥を検出する工程を含み、

前記ビデオ信号入力端子線から前記電荷を検出するとき に、前記ビデオ信号入力端子線に接続されるアンプを仮 想短絡状態とし、しかもアンプの接地側端子に正の定電 圧を供給することを特徴とする液晶表示装置の製造方 注

【請求項11】 データ線とゲート線との各交点位置 に、画素に対応するようにマトリクス状に配列された複 数個の駆動用セルと、ゲート線に接続され、ゲート線を垂直方向に走査する垂直走査回路と、データ線に走査用スイッチ回路を介して接続され、データ線を水平方向に走査する水平走査回路と、前記水平走査回路の出力部に接続された走査用スイッチ回路を介して、駆動用セルに接続してあるデータ線にビデオ信号を供給するビデオ信号入力端子線とを備え、前記駆動用セルは、画素を選択するスイッチ素子とこのスイッチ素子に直列に接続されると共に片側電極端子が共通電極端子線に接続された容量素子とから構成されるアクティブマトリックス基板と

対向電極を有し前記アクティブマトリックス基板に対向 配置された対向基板と、

前記アクティブマトリックス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置の製造方法であって、

前記ビデオ信号入力端子線および前記共通電極端子線のいずれか一方の端子線から、前記スイッチ回路を通して所定のスイッチ素子に接続された容量素子に一定の電荷を蓄積させた後、前記共通<u>電極</u>端子線から前記電荷を検出することによって、画素の欠陥を検出する工程を含み、

前記共通電極端子線から前記電荷を検出するときに、前 記共通電極端子線に接続されるアンプを仮想短絡状態と し、しかもアンプの接地側端子に正の定電圧を供給する ことを特徴とする液晶表示装置の製造方法。

【請求項12】 画素を選択するスイッチ素子と、このスイッチ素子に直列に接続された容量素子とから成る各画素毎の駆動用セルが、マトリックス状に配列してあるアクティブマトリックス基板を検査する方法において、前記容量素子に一定の電荷を蓄積させた後、各容量素子に蓄積された電荷を検出することによって、画素の欠陥を検出し、

前記容量素子からの電荷の検出を行なうために、ビデオ 信号入力端子線および共通電極端子線のいずれか一方に 接続されるアンプを仮想短絡状態とし、しかもアンプの 接地側端子に正の定電圧を供給することを特徴とするア クティブマトリックス基板の検査方法。

【請求項13】 前記容量素子への電荷の蓄積工程と、容量素子からの電荷の検出工程とを、1フィールド周期で切り替えることを特徴とする請求項12に記載のアクティブマトリックス基板の検査方法。

【請求項14】 前記アンプの接地側端子に印加される 定電圧が、 $0.5\sim11$ ボルトの範囲にある<u>請求項12</u> <u>または13</u>に記載のアクティブマトリックス基板の検査 方法。

【請求項15】 画素を選択するスイッチ素子と、このスイッチ素子に直列に接続された容量素子とから成る各画素毎の駆動用セルが、マトリックス状に配列してあるアクティブマトリックス基板を検査する検査装置におい

て、

各駆動用セルを順次駆動するための駆動信号を供給する 駆動信号発生手段と、前記駆動信号発生手段からの駆動 信号に合わせて、容量素子に一定の電荷を蓄積させる検 査信号書き込み手段と、

前記駆動信号発生手段からの駆動信号に合わせて、各容 量素子に蓄積された電荷を読み出し、この電荷を検出す ることによって、画素の欠陥を検出する検出手段とを有 し、

前記検出手段の一部を構成するアンプが仮想短絡状態で あり、アンプの接地側端子に正の定電圧を供給する定電 圧源を有するアクティブマトリックス基板の検査装置。

【請求項16】 前記<u>検査信号書き込み</u>手段からの容量素子への電荷の蓄積と、各容量素子に蓄積された電荷の検出とを、1フィールド周期で切り替える切り替えスイッチとを有する請求項<u>15</u>に記載のアクティブマトリックス基板の検査装置。

【請求項17】 前記アンプの接地側端子に印加される 定電圧が、0.5~11ボルトの範囲にある<u>請求項15</u> または16に記載のアクティブマトリックス基板の検査 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリック ス基板の製造方法および検査方法と液晶表示装置の製造 方法に係わり、特に、液晶表示装置の画素欠陥を、液晶 注入前後に拘らず、効率的に検出できる方法に関する。

[0002]

【従来の技術】液晶表示装置(LCD)は、その駆動方式により、数種類に区分けすることができる。LCDの駆動方式の一つとして、アクティブマトリクス方式が知られている。この方式のLCDでは、ゲート線とデータ線とのマトリックス交点部の画素毎に、スイッチ素子と、必要に応じて容量素子とを集積化して接続し、コントラストやレスポンスなどの表示性能の向上を図っている。

【0003】アクティブマトリクス方式のLCDは、アクティブマトリックス基板を有し、この基板の表面に、画素を選択するスイッチ素子と、このスイッチ素子に直列に接続された容量素子とから成る各画素の駆動用セルが、マトリックス状に配列してある。各画素毎の駆動用セルには、画素に対応した表示電極がマトリックス状に配列してある。

【0004】このようなアクティブマトリックス基板には、所定の間隔をおいて、対向基板が略平行に配置してある。対向基板は、例えばガラス基板で構成され、この対向基板におけるアクティブマトリックス基板側に面する表面には、透明な対向電極が積層してある。そして、この対向基板と、駆動用基板との間には、液晶が注入されて液晶層を構成するようになっている。このようなL

CDを製造するには、アクティブマトリックス基板と、 対向電極が成膜してある対向基板とを、別々に製造し、 これらを所定の間隔で略平行に組合せ、これらの隙間に 液晶を注入し、密封された液晶層を形成すればよい。

【0005】ところで、このようにして製造された全てのLCDが、画素欠陥のない良好なLCDとは限らないので、LCDに画素欠陥がないかどうかを検査する必要がある。液晶注入後にアクティブマトリクス方式のLCDの画素欠陥検査を行う方法としては、LCDを実際に駆動させ、その画像を、画像処理装置で解析し、欠陥検出を行う方法や、目視により欠陥を検出する方法が採用されている。また、液晶注入後にアクティブマトリクス方式のLCDの画素欠陥検査を行う方法として、例えば特開昭63-123093号公報に示すような方法が知られている。

【0006】ところが、このような方法では、LCDに実際に絵を表示させての検査になるため、測定時間が長くかかり、高い生産性も期待できない。また、このように画素欠陥の検査を、液晶注入後のLCDに対して行っていたのでは、仮に画素欠陥が生じていることが発見された場合に、その欠陥が発見されたLCDを廃棄しなければならなくなるという問題点を有している。いったん液晶を注入したLCDの液晶を抜き取り、欠陥部分を補償後あるいは欠陥のある駆動基板を交換後に、再度液晶を入れ直すことは、製造コストなどの点で現実的でないからである。

[0007]

【発明が解決しようとする課題】そこで、LCDの画素 欠陥の検査を、液晶の注入工程前に行う方法が提案され ている。液晶注入前のLCDの画素欠陥を検査する主な 手法として、以下のような方法が知られている。

【0008】第1に、アクティブマトリックス基板の表面に、X, Y列に直接針をたてて、各画素に対応する駆動用セル回路をDC(直流)テストする方法が知られている。この技術では、各画素の欠陥を検出するために、X, Y方向にDCテストを繰り返す。この方法では、

X, Y画素数分の針が必要となり、テスト時間が長い

($1\sim5$ 分程度)という欠点があり、特にX、Y端子の出ていないH/Vスキャナ(水平・垂直走査回路)内蔵のLCDでは使用することができない。

【0009】第2に、画素欠陥を、特殊な結晶体を用いて光の強弱として検出する方法(測定時間1~2分)が知られている。この方法では、液晶のかわりに、印加される電圧に応じて屈折率が変化するような特殊な板状結晶体を、アクティブマトリックス基板の表面に置き、結晶体にレーザー光をあて、その光の透過光あるいは反射光を検出することにより、画素の欠陥を捕らえる。この方法では、光として検出された情報を、再びカメラで処理する必要があるため、処理が複雑となる。また、実際の駆動状態での試験を行うことができない。さらに画素

の大きさが、数十μm以下であると分解能が足りなくなり検出できないという問題点がある。

【0010】第3の方法として、液晶注入前のLCDを、上方からカメラやリニアセンサで検査(測定時間3~5分)する方法がある。ところが、この方法では、画素の物理的欠陥は検出できるが、電気的な欠陥は検出できない。

【0011】本発明は、上述したような実状に鑑みてなされ、液晶の注入工程前でも、比較的短時間で、しかも正確に画素欠陥を検出することが可能なアクティブマトリックス基板の製造方法および液晶表示装置の製造方法と、検査方法および検査装置とを提供することを目的としている。

[0012]

【課題を解決するための手段】上記目的を達成するため に、本発明のアクティブマトリックス基板の製造方法 は、画素毎に設けられた容量素子に一定の電荷を蓄積さ せた後、この蓄積された電荷を検出することによって、 画素の欠陥を検出する検査工程を含む。また、本発明の アクティブマトリックス基板の検査方法は、所定のスイ ッチ素子に接続された容量素子に一定の電荷を蓄積させ る工程と、ビデオ信号<u>入力</u>端子線から前記電荷を検出す る工程とを有する。容量素子に対して蓄積される電荷 は、ビデオ信号入力端子線および共通電極端子線のいず れか一方から入れることができる。また、蓄積された電 荷の読み取りは、ビデオ信号入力端子線および共通電極 端子線のいずれか一方を通して行なうことができる。<u>こ</u> こで、前記容量素子からの電荷の検出を行なうために、 ビデオ信号入力端子線および共通電極端子線のいずれか 一方に接続されるアンプを仮想短絡状態とし、しかもア ンプの接地側端子に正の定電圧を供給する。本発明の液 晶表示装置の製造方法は、上述したようなアクティブマ トリックス基板の検査工程を有する。本発明のアクティ プマトリックス基板の検査装置は、駆動用セルを順次駆 動するための駆動信号を供給する駆動信号発生手段と、 前記駆動信号発生手段からの駆動信号に合わせて、容量 素子に一定の電荷を蓄積させる検査信号書き込み手段 と、前記駆動信号発生手段からの駆動信号に合わせて、 各容量素子に蓄積された電荷を読み出し、この電荷を検 出することによって、画素の欠陥を検出する検出手段と を有し、前記検出手段の一部を構成するアンプが仮想短 絡状態であり、アンプの接地側端子に正の定電圧を供給 する定電圧源を有する。なお、本発明の検査方法で検査 されるアクティブマトリックス基板は、液晶表示装置以 外に、その他の平面表示装置の駆動基板として用いるこ とができる。

[0013]

【作用】本発明の方法では、各画素に対応してアクティ プマトリックス基板上に設けられたスイッチ素子および 容量素子から成る駆動用セルを、例えば実際の液晶駆動 の場合とほぼ同様にして順次走査し、容量素子に、一定 の電荷を蓄積させ、次に、その蓄積された電荷を順次読 み取る。その結果、画素に対応する所定の駆動用セルの スイッチ素子あるいは容量素子あるいはそれらに接続す るデータ線あるいはゲート線に欠陥がある場合には、そ の欠陥情報を読み取ることができる。

【0014】したがって、本発明方法では、液晶注入工 程前のアクティブマトリックス基板を、実際の駆動状態 に類似した条件で検査することができ、他の方式に比較 して実際の表示レベルと相関のとれた画素欠陥検出を液 晶注入工程の前に行うことができる。しかも、画素欠陥 となる部分を高速(例えば約5秒以下)に検査できる。 また、検査の分解能は、容量素子の画素保持容量に依存 し、画素の大きさに依存しないため、画素毎の正確な検 査が可能である。さらに、水平走査回路および垂直走査 回路を一体に組み込んだアクティブマトリックス基板を も検査することが可能である。水平走査回路および垂直 走査回路と同期して、本発明の方法を適用して検査を行 えば、画素欠陥となる画素ラインのアドレス位置を正確 に検査することができる。さらにまた、本発明の方法 は、液晶を注入後でも適用することができる。薄膜トラ ンジスタを用いたLCD用アクティブマトリクス駆動基 板では、データ線を通して書き込んだ印加電圧を、次の 書き込み時までの間保持するために、液晶に対して並列 に接続されるように、容量素子を基板上に作り込むこと が望ましい。液晶に対して並列に接続される容量素子 を、その形成法による分類すると、隣接するゲート線の 一部に対して絶縁層を介して画素電極をオーバーラップ させて容量素子を形成する付加容量型容量素子と、スイ ッチ素子に接続される部分と反対側の電極端子をゲート 線とは別の共通電極端子線に接続する蓄積容量型容量素 子とがある。容量素子が付加容量型である場合には、容 量素子に対する電荷の蓄積および読み出しは、ビデオ信 号入力端子線を通して行なえばよい。また、容量素子 が、蓄積型である場合には、容量素子に対する電荷の蓄 積および読み出しは、ビデオ信号入力端子線のみなら ず、共通電極端子線から行なうことができる。特に、容 量素子に蓄積される電荷の検出を、ビデオ信号入力端子 線から行うのではなく、各容量素子の片側電極端子に直 接接続される共通電極端子線から行えば、データ線に基 づく寄生容量の影響を極力防止して、各容量素子に蓄積 される電荷の検出レベルを大きくとることが可能にな り、検出精度を高めることが可能になる。また、容量素 子に蓄積された電荷を読み出して画素の欠陥を判断する 検出回路中のアンプを仮想短絡状態とし、アンプの接地 側端子に定電圧を供給するように構成しており、検査中 において、ある時点で走査されない各スイッチ素子に対 し、実駆動時と同様に、駆動が抑制される極性の電圧が 印加される。その結果、実駆動時において正常なスイッ チ素子を、欠陥スイッチ素子として誤判断するおそれが なくなる。すなわち、通常実駆動時と同じ状態の検査が 可能になる。

[0015]

()

【実施例】以下、本発明を、図面に示す実施例に基づき 詳細に説明する。図1はアクティブマトリックス基板を 有する液晶表示装置(LCD)の要部概略断面図、図2 は本発明の第1実施例に係るアクティブマトリックス基 板のアクティブマトリックス回路に画素欠陥検出装置を 接続した場合の回路構成を示す概略図、図3はアクティ プマトリックス基板の検査を行うためにアクティブマト リックス回路に印加される検査用駆動信号のタイムチャ ート図、図4は画素欠陥判定回路による判定手法を示す グラフ、図5は容量素子の種類を示す平面図、図6は容 量素子の種類を示す等価回路図、図7は本発明の第2の 実施例に係るアクティブマトリックス基板のアクティブ マトリックス回路に画素欠陥検出装置を接続した場合の 回路構成を示す概略図、図8は本発明の第2実施例に係 るアクティブマトリックス基板の検査工程時における容 量素子に蓄積されている電荷の読み出し時の等価回路 図、図9は本発明の第1実施例に係るアクティブマトリ ックス基板の検査工程時における容量素子に蓄積されて いる電荷の読み出し時の等価回路図、図10は本発明の 第3の実施例に係るアクティブマトリックス基板の検査 工程時における容量素子に蓄積されている電荷の読み出 し時の等価回路図、図11は本発明のその他の実施例で 用いるI/Vアンプの一例を示す回路図、図12は検査 時と実駆動時とで、ある時点で走査されないトランジス 夕に印加される電圧の印加状態を示す概略図、図13は 本発明の実施例で用いるスイッチ素子としてのトランジ スタの特性を示すグラフである。

【0016】まず、本発明の第1実施例に係る液晶表示 装置(LCD)の製造方法の概略について説明する。L CDを製造するには、アクティブマトリックス基板を製 造する必要がある。アクティブマトリックス基板として は、本発明では特に限定されないが、例えば図1に示す 構成のTFT型アクティブマトリックス基板4が用いら れる。以下の説明では、アクティブマトリックス基板 を、液晶駆動用基板として用いた例について説明する。 図1に示す例では、例えばガラス基板5上に、画素を選 択するスイッチ素子(図示せず)と、このスイッチ素子 に直列に接続された容量素子(図示せず)とから成る各 画素の駆動用セルが、マトリックス状に配列してある。 各画素毎の駆動用セルには、画素に対応した表示電極1 2がマトリックス状に配列してある。 TFT型アクティ プマトリックス基板では、ガラス基板5上にアモルファ スシリコン膜あるいはポリシリコン膜などを成膜するこ とにより形成されるスイッチ素子としての薄膜トランジ スタ(TFT)と、集積化されたキャパシタとをマトリ ックス状に形成してある。なお、ガラス基板上にスイッ チ素子と容量素子とから成る駆動用セルが形成されたT

FT型アクティブマトリックス基板に限定されず、半導 体基板上にスイッチ素子および容量素子をマトリックス 状に作り込み、アクティブマトリックス基板とすること もできる。マトリックス状に配置された駆動用セルの接 続関係は、図2に示される。駆動用セル10は、ゲート 線26とデータ線28との交差部にマトリックス状に配 置されて、アクティブマトリックス回路20を構成して いる。ゲート線26は、垂直走査回路22に接続してあ る。また、データ線28は、走査用スイッチ回路30を 介してビデオ信号入力端子線32に接続してある。各走 査用スイッチ回路30は、例えばスイッチ用CMOSで 構成され、水平走査回路24によりスイッチの駆動が制 御されるようになっている。一方、各画素毎に設けられ た駆動用セル10の容量素子8は、スイッチ素子6に対 して直列に接続され、その片側端子が共通電極端子線3 3に接続してある。

【0017】本実施例では、垂直走査回路22、水平走査回路24、スイッチ回路30、ビデオ信号入力端子線32、共通電極端子線33、ゲート線26およびデータ線28は、各駆動用セル10と共に、同一のアクティブマトリックス基板4の表面に形成してある。なお、水平走査回路24および垂直走査回路22などを、駆動用セル10がマトリックス状に形成してあるアクティブマトリックス基板とは別の基板に形成するように構成することもできる。また、図2に示す例では、ビデオ信号入力端子線32は、一本しか形成されていないが、液晶表示がカラーの場合には、RGBに対応する3本のビデオ信号入力端子線が必要となる。

【0018】図1,2に示す実施例では、駆動用セル1 0を構成するスイッチ素子6は、図5(A)および図6 (A) に示すように、透明基板上に形成してある薄膜ト ランジスタで構成してある。また、容量素子8は、図5 (A) および図6 (A) に示すように、画素電極12a の一部に絶縁層を介してオーバーラップして集積化して 形成された透明電極などを共通電極端子33aとして用 いる蓄積容量型容量素子8 a で形成してある。なお、本 発明では、アクティブマトリックス基板の具体的構造 は、図1に示す実施例に限定されず、種々に改変するこ とができる。たとえば、スイッチ素子としては、半導体 基板あるいは透明基板上に形成されるMOSトランジス タ、MIM素子、ダイオード素子、バリスタ素子などを 用いることも可能である。また、容量素子としては、図 5 (B) および図6 (B) に示すように、隣接するゲー ト線26bの一部に対して画素電極12bを絶縁層を介 してオーバーラップさせて容量素子を形成する付加容量 型容量素子8 bを用いることも可能である。なお、図 5, 6中、26a, 26bはゲート線であり、28a, 28 bはデータ線であり、6 a, 6 bは薄膜トランジス 夕であり、8a,8bは容量素子であり、、18a,1 8 bは、各画素毎の液晶素子である。

【0019】このようなアクティブマトリックス基板4を用いて、LCD2を製造するには、たとえば図1に示すように、アクティブマトリックス基板4に対して所定の間隔をおいて、対向電極16を有する対向基板14を略平行に配置し、その間に液晶を注入して液晶層18を形成すれば良い。対向基板14は、例えばガラス基板で構成され、この対向基板14における駆動用基板4側に面する表面に、例えばITO膜で構成してある透明な対向電極16が積層してある。なお、図1中、符号15はカラーフィルターを示す。本発明の一実施例に係るLCDの製造方法では、上述したようなアクティブマトリックス基板4を製造した後(対向基板14と組み合わせる前あるいはその後)に、次に示す方法を用いて、画素欠陥の検出を行っている。

【0020】まず、図2に示すように、ビデオ信号入力端子線32に対し、検査用スイッチ回路34を接続する。検査用スイッチ回路34の一方のスイッチ端子34aは、検査信号書き込み用電源36に対して接続してある。書き込み用電源36から印加される電圧は、LCDを実際に駆動する際の電圧と同程度である。検査用スイッチ回路34の他方のスイッチ端子34bは、電流電圧変換(I/V)アンプ38を介して判定手段40に接続してある。判定手段40は、例えば画像処理装置で構成され、検査用スイッチ回路34およびI/Vアンプ38を通じて入力してくる画素情報を解析するようになっている。

【0021】検査用スイッチ回路34は、一定の周期で 端子34aへの接続と、端子34bへの接続とに切り替 わるように構成してある。このスイッチの切り替えの周 期は、特に限定されないが、例えば、ビデオの制御信号 の一つであるフィルード信号に同期させて行うことがで きる。フィールド信号は、図3(A)に示すように、所 定の周期で繰り返されるので、検査用スイッチ回路34 の切り替えを、同図(B), (C)に示すように、最初 の1フィールド時間で、書き込み用電圧V1 の印加によ る検査信号の書き込みを行い(図中aパターン)、次の フィールド時間で検査信号の読み込みを行い(図中bパ ターン)、aパターンとbパターンとを繰り返すことに より検査を行う。なお、図3中、(A)は、フィールド 信号のタイムチャートを示し、(B)は、ビデオ信号入 力端子線32の電位状態を示すタイムチャートを示し、 同図(C)は、検査用スイッチ回路3.4のスイッチ切り 替え状態を示すタイムチャートである。検査用スイッチ 回路34の切り替えは、たとえば、図2に示す駆動信号 発生手段35に基づき行なわれる。駆動信号発生手段3 5は、検査装置の一部として用いられ、水平走査回路2 4および垂直走査回路22に対して駆動信号を供給す る。この駆動信号には、図3(A)に示すフィールド信 号が含まれる。

【0022】駆動信号発生手段35から供給される図3

(A) に示すフィールド信号に同期して、検査用スイッチ回路34が、一方の端子34a側に接続された場合には、水平走査回路24および垂直走査回路22も、フィールド信号に同期して駆動され、マトリックス状に配置された1フィールド分の駆動用セル10を順次走査する。その際に、各駆動用セル10の容量素子8には、書き込み用電源36からの電圧VIと共通電源端子線33からの電圧の差が印加され、電荷が蓄積される。例えば、電圧VIが12ボルトであり、共通電源端子線33からの電圧が6ボルト程度であり、その差の電圧が容量素子8に印加される。

【0023】そして、次のフィールド信号がくると、検査用スイッチ回路34の接続が、端子34b側に切り替わる。それと同時に、水平走査回路24および垂直走査回路22は、フィールド信号に同期して、1フィールド分の駆動用セル10の走査を順次開始する。すると、ビデオ信号入力端子線32には、走査の順序に応じて、各駆動用セル10の容量素子8に蓄積された電荷に相当する検出信号が流れる。

【0024】各駆動用セル10のスイッチ素子6および容量素子8が正常である場合には、前回のフィールド時間において容量素子に蓄積された電荷は、ほぼそのままの状態を保持し、次のフィールド時間の読み出し時に放電される。したがって、各駆動用セル10における電荷の放電による電流を、判定手段40により順次検知することで、各駆動用セル10の動作が正常であることが確認される。また、所定の駆動用セル10のスイッチ素子6あるいは容量素子8に異常がある場合には、その異常があるセル回路10からの放電電流は、正常な場合に比較して、異常に低くなるなどの欠陥を観察できる。

【0025】例えば、図4の実線に示すように、各画素に対応するセル回路10が正常である場合には、書き込み時Xから読み込み時Yまでの1フィールド時間では、各容量素子8の両端電位は、自然放電などにより多少減少するが、ほとんど変化しない。そこで、判定手段40では、各容量素子8に蓄積された電荷のY点における値を読み込み、正常であることを判別できる。ところが、例えばセル回路のスイッチ素子などに異常があり、リーク電流が大きすぎる場合には、1フィールド時間の間に図中点線Zのような軌跡を辿り、読み取り時には、Y点に比べてきわめて低いY1点の電位を読み込むことになる。また、容量素子8の端子接続が不完全の場合(キャパシタがオープン)などには、図中点線Vのような軌跡を辿り、容量素子への電荷の蓄積ができない。

【0026】LCDでは、液晶表示表面の明るさは、この1フィールド分の容量素子8における電位の変化に影響を受ける。したがって、本実施例のような方法を用いて、液晶注入前のアクティブマトリックス基板の検査を行えば、液晶注入後に画素欠陥と成る異常を、比較的精度良く検査することができる。言い替えれば、本発明の

方法を用いて検査を行えば、実駆動時の表示の欠陥レベルとの相関がある結果を得ることができる。

【0027】本実施例の判定手段40を用いて判定する ことができる具体的な欠陥としては、次のような欠陥を 例示することができる。

(1)容量素子8の端子接続が不完全(キャパシタがオープン)の場合の欠陥。

この場合には、欠陥画素に対応する部分において、放電電流が検出されない。図4の点線Vで示すように、容量素子への電荷の蓄積ができないからである。

- (2) 容量素子8がショートしている欠陥。
- この場合には、欠陥画素に対応する部分で、周辺画素に 比較し、大きな放電電流が検出される。共通電極端子線 33から直接電流が流れるからである。
- (3) スイッチ素子6が常時オンとなっている欠陥。 この場合には、欠陥画素を含むデータ線28において、 放電電流が減少する。欠陥画素に相当するセル回路10 のスイッチ素子6が、同一データ線28に接続してある 他のセル回路10の読み出しに影響を与えるからである。
- (4) スイッチ素子6が常時オフとなる欠陥。 この場合には、欠陥画素に相当する部分で、放電電流が 検出されない。スイッチ素子6を選択しても、オンしな いからである。
- (5) 容量素子8にリークが生じている欠陥。 この場合には、欠陥画素に相当する部分から検出される 放電電流が、周辺の画素に相当する部分に対して低く検 出される。図4の点線2に示すように、リーク電流によ
- (6)ゲート線26が断線している欠陥。 この場合には、同一のゲート線26からの放電電流が検 出されない。

り、電荷の蓄積保持が不完全になるからである。

(7) データ線28が断線している欠陥。 この場合には、同一のデータ線28からの放電電流が検 出されない。

【0028】なお、この他の欠陥モードについても、判定手段40により検出された画素電圧を分析することにより、欠陥を検出し、欠陥の種類を判別することが可能である。なお、本発明は、上述した実施例に限定されず、本発明の範囲内で種々に改変することができる。

【0029】例えば、上述した実施例では、液晶を注入する前のアクティブマトリックス基板4を用いて、将来生じるであろう画素欠陥を検出するように構成したが、液晶を注入後においても、本方式を改善することで適用可能である。液晶を注入した後の駆動回路を含む等価回路は、容量素子8に対して並列に、容量成分として、容量素子の容量の数%の容量が加わる程度なので、等価回路は図2に示す回路とほぼ同じであるが、液晶の注入後には、駆動回路20に対し、一定の直流電圧を印加すると、電気分解を起こすおそれがある。これを回避するた

めに、図3に示すa, b, c, bのパターンで、1フィールド毎に、各駆動用セルへの書き込みと読み出しとを繰り返せば良い。a, b, c, bのパターンで、書き込みと読み出しとを繰り返せば、最初のフィールドの書き込み用電圧V2とは同一ではないことから、共通電極端子線33に対して(V1+V2)/2の直流電圧を加えることで、液晶には、交流電圧が印加されることになり、液晶の電気分解のおそれはない。また、このパターンcによって、画素に対応する液晶および駆動用セルに、+方向に電位をかけた場合と一方向に電位をかけた場合の、2つの条件での同時測定が可能となる。

【0030】このような本発明の方法を、液晶注入後の LCDの検査に対して行う利点として、欠陥アドレスの 特定ができる点や、実際の表示を見ないである程度の評 価が可能である点が挙げられる。

【0031】また、本発明の方法は、水平走査回路24 および垂直走査回路22が組み込まれていないアクティプマトリックス基板に対しても適用できる。その場合には、各駆動用セル回路10を順次駆動する回路を、基板に対して外付けすることにより、本発明の方法を使用することが可能である。この実施例の場合には、従来例の方法であるX, Y列に直接針をたてて、各画素に対応する駆動用セルをDC(直流)テストする方法に比較して、実時間で測定できる点が優れている。

【0032】さらに、上述した実施例では、1フィールド周期で、書き込みと読み出しとを繰り返したが、この周期を変更することも本発明では可能である。この周期を変更することにより、任意時間を経過した後の容量素子に貯えられている電荷情報を読み出すことが可能になり、さらに進んだLCDの不良解析などに用いることも可能である。具体的には、周期の変更は、垂直走査回路22を一時的に止めることなどにより、1画素周期

(0.0nSの単位)から、1H周期ないし数フィールド周期まで可変可能である。さらに、上述した実施例では、ビデオ信号入力端子線32から、各容量素子8に電荷を蓄積させるための電位を印加するように構成したが、これに限定されず、共通電極端子線33側から電荷蓄積用の電位を印加するように構成することもできる。

【0033】図7は、本発明の第2の実施例に係るアクティブマトリックス基板の駆動回路に検査装置を接続した状態を示す概略回路図である。前述した第1実施例と共通する部材には同一符号を付し、その説明は一部省略する。本実施例による検査方法は、以下のようにして行なわれる。

【0034】まず、図7に示すように、ビデオ信号入力端子線32に対し、検査用スイッチ回路34Aを接続する。検査用スイッチ回路34Aの一方のスイッチ端子34aは、検査信号書き込み用電源36に対して接続してある。書き込み用電源36から印加される電圧は、LC

Dを実際に駆動する際の電圧と同程度である。検査用スイッチ回路34Aの他方のスイッチ端子34bは、基準電位に接続してある。このスイッチ回路34Aは、共通電極端子線33に接続してある検査用スイッチ回路34Bと同期して動作するようになっている。共通電極端子線33には、I/Vアンプ38を介して判定手段40に接続してある。判定手段40は、例えば画像処理装置で構成され、I/Vアンプ38を通じて入力してくる画素情報を解析するようになっている。

【0035】検査用スイッチ回路34Aは、一定の周期 で、端子34aへの接続と、端子34bへの接続とに切 り替わるように構成してある。しかも、この検査用スイ ッチ回路34Aの動作に同期して、検査用スイッチ回路 34Bも、基準電位へ接続する場合と、基準電位への接 続をオープンにする場合とに切り替わるようになってい る。すなわち、検査信号書き込み用電源36から、ビデ オ入力端子線32、データ線28を通じて、容量素子8 へ順次電荷を蓄積させて、検査信号の書き込みを行う場 合には、スイッチ回路34Bは、基準電位に接続され、 判定手段40では、電位の読み出しを行わない。また、 スイッチ回路34Aがスイッチ端子34bに接続するよ うに切り替わった場合には、スイッチ回路34Bがオー プンとなり、各容量素子8に蓄積されている電荷を順次 読み出し、その放電電流を電圧に変換して判定手段40 によりモニタするようになっている。

【0036】このスイッチの切り替えの周期は、特に限 定されないが、例えば、ビデオの制御信号の一つである フィルード信号に同期させて行うことができる。フィー ルド信号は、図3(A)に示すように、所定の周期で繰 り返されるので、検査用スイッチ回路34A、34Bの 切り替えを、同図(B), (C)に示すように、最初の 1フィールド時間で、書き込み用電圧V1 の印加による 検査信号の書き込みを行い(図中aパターン)、次のフ ィールド時間で検査信号の読み込みを行い(図中bパタ ーン)、aパターンとbパターンとを繰り返すことによ り検査を行う。なお、図4中、(A)は、フィールド信 号のタイムチャートを示し、(B)は、ビデオ信号入力 端子線32の電位状態を示すタイムチャートを示し、同 図(C)は、検査用スイッチ回路34のスイッチ切り替 え状態を示すタイムチャートである。検査用スイッチ回 路34A、34Bの切り替えは、たとえば、図7に示す 駆動信号発生手段35に基づき行なわれる。駆動信号発 生手段35は、検査装置の一部として用いられ、水平走 査回路24および垂直走査回路22に対して駆動信号を 供給する。この駆動信号には、図3(A)に示すフィー ルド信号が含まれる。

【0037】図3(A)に示すフィールド信号に同期して、検査用スイッチ回路34Aが、一方の端子34a側に接続された場合には、水平走査回路24および垂直走査回路22も、フィールド信号に同期して駆動され、マ

トリックス状に配置された1フィールド分の駆動用セル10を順次走査する。その際に、各駆動用セル回路10の容量素子8には、書き込み用電源36からの電圧V1と共通電源端子線33からの電圧の差が印加され、電荷が蓄積される。例えば、電圧V1が12ボルトであり、共通電源端子線33からの電圧が6ボルト程度であり、その差の電圧が容量素子8に印加される。

【0038】そして、次のフィールド信号がくると、検査用スイッチ回路34Aの接続が、端子34b側に切り替わると共に、検査用スイッチ回路34Bが、オープンとなる。それと同時に、水平走査回路24および垂直走査回路22は、フィールド信号に同期して、1フィールド分の駆動用セル10の走査を順次開始する。すると、共通電源端子線32には、走査の順序に応じて、各駆動用セル10の容量素子8に蓄積された電荷に相当する検出信号が流れる。

【0039】各駆動用セル10のスイッチ素子6および容量素子8が正常である場合には、前回のフィールド時間において容量素子に蓄積された電荷は、ほぼそのままの状態を保持し、次のフィールド時間の読み出し時に放電される。したがって、各駆動用セル回路10における電荷の放電による電流を、アンプ38で電圧に変換し、それを判定手段40により順次検知することで、各駆動用セル10の動作が正常であることが確認される。また、所定の駆動用セル10のスイッチ素子6あるいは容量素子8に異常がある場合には、その異常があるセル回路10からの放電電流は、正常な場合に比較して、異常に低くなるなどの欠陥を観察できる。

【0040】例えば、図4の実線に示すように、各画素に対応するセル回路10が正常である場合には、書き込み時Xから読み込み時Yまでの1フィールド時間では、各容量素子8の両端電位は、自然放電などにより多少減少するが、ほとんど変化しない。そこで、判定手段40では、各容量素子8に蓄積された電荷のY点における値を読み込み、正常であることを判別できる。ところが、例えばセル回路のスイッチ素子などに異常があり、リーク電流が大きすぎる場合には、1フィールド時間の間に図中点線Zのような軌跡を辿り、読み出し時には、Y点に比べてきわめて低いY1点の電位を読み込むことになる。また、容量素子8の端子接続が不完全の場合(キャパシタがオープン)などには、図中点線Vのような軌跡を辿り、容量素子への電荷の蓄積ができない。

【0041】LCDでは、液晶表示表面の明るさは、この1フィールド分の容量素子8における電位の変化に影響を受ける。したがって、本実施例のような方法を用いて、液晶注入前のアクティブマトリックス基板の検査を行えば、液晶注入後に画素欠陥と成る異常を、比較的精度良く検査することができる。言い替えれば、本発明の方法を用いて検査を行えば、実駆動時の表示の欠陥レベルとの相関がある結果を得ることができる。

【0042】本実施例の判定手段40を用いて判定する ことができる具体的な欠陥としては、次のような欠陥を 例示することができる。

(1) 容量素子8の端子接続が不完全 (キャパシタがオ ープン)の場合の欠陥。

この場合には、欠陥画素に対応する部分において、放電 電流が検出されない。図4の点線Vで示すように、容量 素子への電荷の蓄積ができないからである。

- (2) 容量素子8がショートしている欠陥。
- この場合には、欠陥画素に対応する部分で、周辺画素に 比較し、大きな放電電流が検出される。共通電極端子線 33から直接電流が流れるからである。
- (3) スイッチ素子6が常時オンとなっている欠陥。 この場合には、欠陥画素を含むデータ線28において、 放電電流が減少する。欠陥画素に相当するセル回路10 のスイッチ素子6が、同一データ線28に接続してある 他のセル回路10の読み出しに影響を与えるからであ
- (4) スイッチ素子6が常時オフとなる欠陥。 この場合には、欠陥画素に相当する部分で、放電電流が

検出されない。スイッチ素子6を選択しても、オンしな

いからである。

(5) 容量素子8にリークが生じている欠陥。

この場合には、欠陥画素に相当する部分から検出される 放電電流が、周辺の画素に相当する部分に対して低く検 出される。図4の点線2に示すように、リーク電流によ り、電荷の蓄積保持が不完全になるからである。

- (6) ゲート線26が断線している欠陥。
- この場合には、同一のゲート線26からの放電電流が検 出されない。
- (7) データ線28が断線している欠陥。
- この場合には、同一のデータ線28からの放電電流が検 出されない。

【0043】本実施例では、この他の欠陥モードについ

$$\therefore V_{N} = \frac{C_{s}}{C_{sig1} + C_{sig2} + C_{s}} \times V \qquad . . . (1)$$

【数2】

$$Q = C_s \cdot V = \frac{C_s \cdot C_{sig2}}{C_s + C_{sig2}} \times V_x$$

$$\therefore V_{\kappa} = \left(\frac{C_{\kappa}}{C_{\kappa+2}} + 1\right) \times V \qquad (2)$$

上記数式1,2を比較すると、数式2における読み出し 電圧Vxが、数式1における読み出し電圧Vxに比較

ても、判定手段40により検出された画素電圧を分析す ることにより、欠陥を検出し、欠陥の種類を判別するこ とが可能である。特に、図7に示すような本発明の実施 例では、図2に示す実施例に比較し、共通電源端子線3 3から各容量素子8の電荷を読み取るようにしており、 ビデオ信号入力端子線32から容量素子8の電荷を読み 取る構成ではないので、以下に示すような利点を有して いる。

【0044】すなわち、図7に示す実施例では、ビデオ 信号入力端子線32に対し、検査用スイッチ回路34を 接続し、検査用スイッチ回路34の一方のスイッチ端子 34aを、検査信号書き込み用電源36に対して接続 し、他方のスイッチ端子34bをアンプ38および判定 手段40に接続することにより、共通電極端子線33か ら、容量素子8からの電荷の読み出しを行っている。

【0045】したがって、図7に示す本実施例の回路構 成で、容量素子8の電荷の読み出しを行う場合における 書き込み時の容量素子の電圧Vと読み出し電圧Vxとの 関係を示す等価回路図は、図8に示される。一方、図2 に示す実施例の回路構成で、容量素子8の電荷の読み出 しを行う場合における書き込み時の容量素子の電圧Vと 読み出し電圧Vxとの関係を示す等価回路図は、図9に 示される。図8および図9中、Csは、容量素子8の容 量であり、Csiglは、ビデオ信号入力端子線32に寄生 する寄生容量であり、Csig2は、データ線28に寄生す る寄生容量である。

【0046】図9に示す等価回路に基づき、容量素子8 に対し、Q=Cs×Vの電荷が蓄積されたとして、容量 素子の電圧Vと読み出し電圧Vェとの関係を求めると、 下記の数式1となる。これに対し、図8に基づき、本実 施例における書き込み時の容量素子の電圧Vと読み出し 電圧 Vx との関係を求めると、下記の数式 2 となる。 【数1】

し、大きくなることが判明する。つまり、図2に示す実 施例に比較して、図7に示す本実施例の方法によれば、

読み出し電圧Vx(すなわち検出レベル)を大きく取ることができる。例えば、 C_{sig1} が4pFであり、 C_{sig2} が20pFであり、 C_{sig2} が20pFであり、 C_{sig1} が4pFであり、 E_{sig2} が E_{sig2}

【0047】図10は、本発明の第3実施例に係る画素 欠陥の検出方法を示す回路図である。図10に示す実施 例では、ビデオ信号入力端子線32を、常時、基準電位 に接地し、共通電極端子線33に対し、検査用スイッチ 回路34Cを設け、一方のスイッチ端子34aを検査信 号書き込み用電源36に対して接続し、他方のスイッチ 端子34bをI/Vアンプ38を介して判定手段40に 接続してある。

【0048】このような実施例における書き込み時の容 量素子の電圧Vと読み出し電圧Vxとの関係を示す等価 回路図は、図7に示す実施例と同様に、図8に示す回路 構成となり、読み出し時の検出レベルが向上することに なる。また、上述した各実施例では、液晶を注入する前 のアクティブマトリックス基板4を用いて、将来生じる であろう画素欠陥を検出するように構成したが、液晶を 注入後においても、本方式を改善することで適用可能で ある。液晶を注入した後の駆動回路を含む等価回路は、 容量素子8に対して並列に、容量成分として、容量素子 の容量の数%の容量が加わる程度なので、等価回路は図 . 7に示す回路とほぼ同じであるが、液晶の注入後には、 駆動回路20に対し、一定の直流電圧を印加すると、電 気分解を起こすおそれがある。これを回避するために、 図3に示すa, b, c, bのパターンで、1フィールド 毎に、各駆動用セルへの書き込みと読み出しとを繰り返 せば良い。a, b, c, bのパターンで、書き込みと読 み出しとを繰り返せば、最初のフィールドの書き込み用 電圧V1 と、次のフィールドの書き込み用電圧V2 とは 同一ではないことから、共通電極端子線33に対して (V1 + V2) / 2の直流電圧を加えることで、液晶に

(V1 + V2) / 2の直流電圧を加えることで、液晶には、交流電圧が印加されることになり、液晶の電気分解のおそれはない。また、このパターンcによって、画素に対応する液晶および駆動用セルに、+方向に電位をかけた場合と一方向に電位をかけた場合の、2つの条件での同時測定が可能となる。このような本発明の方法を、液晶注入後のLCDの検査に対して行う利点として、欠陥アドレスの特定ができる点や、実際の表示を見ないである程度の評価が可能である点が挙げられる。

【0049】また、本発明の方法は、水平走査回路24 および垂直走査回路22が組み込まれていないアクティ プマトリックス基板に対しても適用できる。その場合に は、各駆動用セル回路10を順次駆動する回路を、基板 に対して外付けすることにより、本発明の方法を使用することが可能である。この実施例の場合には、従来例の方法であるX, Y列に直接針をたてて、各画素に対応する駆動用セルをDC(直流)テストする方法に比較して、実時間で測定できる点が優れている。

【0050】さらに、上述した実施例では、1フィールド周期で、書き込みと読み出しとを繰り返したが、この周期を変更することも本発明では可能である。この周期を変更することにより、任意時間を経過した後の容量素子に貯えられている電荷情報を読み出すことが可能になり、さらに進んだLCDの不良解析などに用いることも可能である。

【0051】具体的には、周期の変更は、垂直走査回路 22を一時的に止めることなどにより、1画素周期

(0.0 n S の単位) から、1 H 周期ないし数フィール ド周期まで可変可能である。

【0052】また、本発明の実施例としては、I/VPンプ38として、図11に示すように、仮想短絡であるが、アンプの接地側端子50をグランドに接地しないで、定電圧源52に接続してあるI/Vアンプ38aを用いている。定電圧源52から印加される電圧(仮に、仮想電位と称する)としては、特に限定されないが、 $+0.5\sim11$ ボルト、好ましくは、実駆動時の共通電極端子線33に印加される電圧である6ボルト程度がよい。なお、図11中、符号54,56は、増幅ゲインを得るための抵抗である。

【0053】上述した各実施例で、検査装置の一部とし て用いる I / Vアンプ38として、各容量素子8に蓄積 された電荷に相当する電流を接地側に流し、電流を電圧 に変換して、各画素毎の欠陥を検出する、通常の仮想短 絡かつ仮想接地のアンプ38を用いた場合には、以下に 示す課題を有していることが本発明者等によって見い出 されている。すなわち、図12(A)に示すように、検 査中において、ある時点で走査されない各スイッチ素子 6のソース側端子Sに対しては、仮想接地の電圧(0 V)が印加されるが、この時ゲート線26の電圧も0ボ ルトであり、完全に正常なスイッチ素子であれば、スイ ッチ素子6はオンしない。ところが、たとえばTFTで 構成されるスイッチ素子6は、図13に示すように、ゲ ート側端子Gの電圧とソース側端子Sの電圧との電圧差 Vgsが0ボルトであっても、スイッチ素子6のドレイン 側端子Dへ流れる電流 Idは、必ずしも0にはならない 場合がある。すなわち、スイッチ素子6としてのトラン ジスタがオフになりきらない場合がある。トランジスタ の製造誤差などにより、Vgsに対する Id の特性曲線 は、Vgsのプラス側あるいはマイナス側にずれるなどの 理由による。

【0054】液晶装置の実駆動時には、ビデオ信号入力端子線32には、たとえば1.5~10.5ポルトの電圧が常時印加されており、スイッチ素子6を構成するト

ランジスタのソース側端子Sには、1.5ポルト以上の電圧が印加される。その結果、実駆動時における走査されていないトランジスタのVgsは、-1.5ポルト以下となり、図13に示すように、所定の誤差範囲内の製造誤差のトランジスタでは、走査されていないトランジスタには、電流Idがほとんど流れず(オフ状態)、誤作動しない。

【0055】ところが、検査時においては、走査されていないスイッチ素子6であるトランジスタのVgsは完全に0ボルトとなり、実駆動時に正常に動作するトランジスタでも、リーク電流が流れる(トランジスタのオン状態)おそれがある。このため、実駆動時には正常に動作するスイッチ素子6としてのトランジスタでも、正常トランジスタでないとして誤検出されるおそれが残る。このような課題は、スイッチ素子6がトランジスタ以外の素子の場合も同様である。

【0056】本実施例では、図11に示すように、アンプ38aを仮想短絡状態とし、アンプ38aの接地側端子50に定電圧を供給するように構成してあるので、検査中において走査されていない各スイッチ素子6に対し、実駆動時と同様に、駆動が抑制される極性の電圧が印加される。その結果、実駆動時において正常なスイッチ素子を、欠陥スイッチ素子として誤判断するおそれがなくなる。すなわち、通常実駆動時と同じ状態の検査が可能になる。

【0057】また、本実施例の変形例として、図11に示す定電圧源50から供給される仮想電位を可変にすることも可能である。その実施例の場合には、異なる駆動電圧範囲のアクティブマトリックス基板の検査が可能になる。また、仮想電位は、共通電極端子線33に対して印加される電位に対して、たとえば2~3ボルトの範囲でプラス側あるいはマイナス側に電位差を設けることにより、容量素子8に作用する電位差を大きくさせ、測定感度を向上させることも可能である。

[0058]

【発明の効果】以上説明してきたように、本発明によれば、液晶注入工程前のアクティブマトリックス基板を、実際の駆動状態に類似した条件で検査することができ、他の方式に比較して、実際の表示レベルと相関のとれた欠陥検出を液晶注入工程の前に行うことができる。しかも、画素欠陥となる部分を高速(例えば約5秒以下)に検査できると共に、検査のための装置構成も従来に比較して簡略化できる。また、検査の分解能は、容量素として簡略化できる。また、検査の分解能は、容量素との画素保持容量に依存し、画素の大きさに依存しないため、画素毎の正確な検査が可能である。さらに、水平走査回路および垂直走査回路を一体に組み込んだアクティブマトリックス基板をも検査することが可能である。水平走査回路および垂直走査回路と同期して、本発明の方法を適用して検査を行えば、画素欠陥となる画素ラインのアドレス位置を正確に検査することができる。さらに

また、本発明の方法は、液晶を注入後でも適用することができる。

【0059】特に、容量素子に蓄積される電荷の検出を、ビデオ信号入力端子線から行うのではなく、各容量素子の片側電極端子に直接接続される共通電極端子線から行えば、データ線に基づく寄生容量の影響を極力防止して、各容量素子に蓄積される電荷の検出レベルを大きくとることが可能になり、検出精度を高めることが可能になる。

【0060】また、容量素子に蓄積された電荷を読み出して画素の欠陥を判断する検出回路中のアンプを仮想短絡状態とし、アンプの接地側端子に定電圧を供給するように構成すれば、検査中において走査されていない各スイッチ素子に対し、実駆動時と同様に、駆動が抑制される極性の電圧が印加される。その結果、実駆動時において正常なスイッチ素子を、欠陥スイッチ素子として誤判断するおそれがなくなる。すなわち、通常実駆動時と同じ状態の検査が可能になる。

【図面の簡単な説明】

【図1】アクティブマトリックス基板を有する液晶表示 装置(LCD)の要部概略断面図である。

【図2】本発明の第1実施例に係るアクティブマトリックス基板のアクティブマトリックス回路に画素欠陥検出 装置を接続した場合の回路構成を示す概略図である。

【図3】アクティブマトリックス基板の検査を行うため にアクティブマトリックス回路に印加される検査用駆動 信号のタイムチャート図である。

【図4】 画素欠陥判定回路による判定手法を示すグラフである

【図5】容量素子の種類を示す平面図である。

【図6】容量素子の種類を示す等価回路図である。

【図7】本発明の第2の実施例に係るアクティブマトリックス基板のアクティブマトリックス回路に画素欠陥検 出装置を接続した場合の回路構成を示す概略図である。

【図8】本発明の第2実施例に係るアクティブマトリックス基板の検査工程時における容量素子に蓄積されている電荷の読み出し時の等価回路図である。

【図9】本発明の第1実施例に係るアクティブマトリックス基板の検査工程時における容量素子に蓄積されている電荷の読み出し時の等価回路図である。

【図10】本発明の第3の実施例に係るアクティブマト リックス基板の検査工程時における容量素子に蓄積され ている電荷の読み出し時の等価回路図である。

【図11】本発明のその他の実施例で用いる I / Vアンプの一例を示す回路図である。

【図12】検査時と実駆動時とで、ある時点で走査されないトランジスタに印加される電圧の印加状態を示す概略図である。

【図13】本発明の実施例で用いるスイッチ素子として のトランジスタの特性を示すグラフである。

【符号の説明】


- $2 \cdots LCD$
- 4…アクティブマトリックス基板


12b

-8a


- 6…スイッチ素子
- 8…容量素子
- 10…駆動用セル
- 14…対向基板
- 16…対向電極
- 18…液晶層

- 26…ゲート線
- 28…データ線
- 30…スイッチ回路
- 32…ビデオ入力端子線
- 3 3…共通電極端子線
- 34, 34A, 34B, 34C…検査用スイッチ回路
- 35…駆動信号発生手段
- 36…書き込み用電源
- 38, 38 a… I / Vアンプ





【図7】



フロントページの続き

(72)発明者 林 祐司

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内

(72)発明者 前川 敏一

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内

(56)参考文献 特開 平2-72392 (JP, A)

特開 平4-3091 (JP, A)

特開 昭57-38498 (JP, A)

特開 平3-142499 (JP, A)

特開 平3-200121 (JP, A)

特開 平5-90373 (JP, A)

特開 平1-241598 (JP, A)

特開 平4-9926 (JP, A)

特開 平4-369685 (JP, A)

特開 平5-10999 (JP, A)

特開 平5-158056 (JP, A)

(58)調査した分野(Int.Cl.7, DB名)

G02F 1/1368

G02F 1/13 101